EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

06140627

PUBLICATION DATE

20-05-94

APPLICATION DATE

16-06-93

APPLICATION NUMBER

05171116

APPLICANT: SUMITOMO METAL IND LTD;

INVENTOR: YAMAMOTO KAZUHIRO;


INT.CL.

: H01L 29/784

TITLE

FIELD-EFFECT TRANSISTOR AND

MANUFACTURE THEREOF



ABSTRACT :

PURPOSE: To provide a field-effect transistor which ensures excellent breakdown strength and has a gate oxide film showing less variability of leak current value and a method of manufacturing the transistor.

CONSTITUTION: A field oxide film 1, 1 is formed on a p-type silicon substrate 3 and a CVD oxide film 2a is formed on the silicon substrate 3 and the field oxide film 1, 1 by the CVD method. The CVD oxide film 2a is deposited in the film thickness of 125. Next, thermal oxidation is carried out. A thermal oxide film 2b in the thickness of 125 is formed between the silicon substrate 3 and CVD oxide film 2a. This CVD oxide film 2a and thermal oxide film 2b form a gate oxide film 2 of 250°.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-140627

(43)公開日 平成6年(1994)5月20日

(51) Int.Cl.5

識別記号

庁内整理番号 FΙ 技術表示箇所

H01L 29/784

7377 - 4M

H01L 29/78

301 G

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

特顧平5-171116

(71)出願人 000002118

(22)出顧日

(32)優先日

平成5年(1993)6月16日

住友金属工業株式会社

大阪府大阪市中央区北浜 4 丁目 5 番33号 (72) 発明者 山本 一弘

(31)優先権主張番号 特願平4-269774

平4 (1992) 9 月11日

大阪府大阪市中央区北浜4丁目5番33号

(33)優先権主張国

日本(JP)


住友金属工業株式会社内 (74)代理人 弁理士 河野 登夫

(54) 【発明の名称】 電界効果型トランジスタ及びその製造方法

(57)【要約】

【目的】 耐圧性が良好で、リーク電流値のパラツキが 少ないゲート酸化膜を有する電界効果型トランジスタ及 びその製造方法を提供すること。

【構成】 p型のシリコン基板3上にフィールド酸化膜 1, 1を形成し、CVD法により、シリコン基板3及び フィールド酸化膜1, 1上に、CVD酸化膜2aを形成 する。CVD酸化膜2aは125Åの膜厚に堆積させる。 次に熱酸化を行う。シリコン基板3とCVD酸化膜2a との間に 125Åの膜厚で熱酸化膜 2b を形成する。この CVD酸化膜2a 及び熱酸化膜2b で 250Åのゲート酸 化膜2を構成する。



【特許請求の範囲】

【請求項1】 半導体基板とゲート電極との間にゲート 酸化膜を有する電界効果型トランジスタにおいて、

前記ゲート酸化膜が、熱酸化膜とCVD酸化膜とからな ることを特徴とする電界効果型トランジスタ。

【請求項2】 半導体基板とゲート電極との間にゲート 酸化膜を有する電界効果型トランジスタの製造方法にお いて、

CVD法によってCVD酸化膜を形成する工程と、熱酸 ト酸化膜が前記CVD酸化膜と前記熱酸化膜とからなる ことを特徴とする電界効果型トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電界効果型トランジス 夕及びその製造方法に関し、特に金属-酸化膜-半導体 電界効果型トランジスタ (MOSFET) 及びその製造 方法に関する。

[0002]

【従来の技術】図16は、従来のMOSFETの構造を 20 ことを特徴とする。 示す模式的断面図である。p型のシリコン基板13上にL OCOS法により素子分離膜であるフィールド酸化膜1 1,11 を形成する。次に、熱酸化法によりゲート酸化膜1 2を形成し、ゲート酸化膜12 Lにゲート電極15を形成す る。そして、ゲート電極15の両側直下のシリコン基板13 に、イオン注入によりn型拡散領域14,14を形成する。

【0003】従来では、上述のようにゲート酸化膜12は 熱酸化法によって形成されている。熱酸化法による熱酸 化膜は、シリコン基板13の表面が気相酸素と反応して形 に取り込まれ、この欠陥により安定した耐圧が得られな いという問題があった。

【0004】また、MOSFETを形成する際に、チャ ネル注入を行った領域にソース・ドレイン領域を形成す る場合は、フィールド酸化膜を形成した基板上にプリゲ ート酸化膜を堆積してチャネル注入を行い、このプリゲ 一ト酸化膜を除去した後にゲート酸化膜を形成する。こ のプリゲート酸化膜を除去する際に、フィールド酸化膜 も削られて薄くなる。この後、熱酸化によりフィールド 化膜の厚みはほとんど変わらず、このためにフィールド 反転電圧が低下するという問題があった。

【0005】これらの問題を解決するために、Chemical Vapor Deposition (CVD) 法によりゲート酸化膜を 形成し、MOSFETを製造する方法が提案されている (特開昭63-283168号公報)。

[0006]

【発明が解決しようとする課題】上記のCVD法により CVD酸化膜を形成しMOSキャパシタを形成してみる と、高い耐圧良品率が得られた。これは、CVD酸化膜 50 はシリコン基板上に酸化膜を成長させて形成されるの で、シリコン基板中の欠陥が膜中に取り込まれず、耐圧 性が良好であるためである。また、CVD酸化膜が堆積 されることにより、フィールド酸化膜上の絶縁膜厚は増 加し、フィールド反転電圧の低下が防止される。しかし ながら、CVD酸化膜はリーク電流値が大きく、ウエハ 面内で形成される多数のMOSFET夫々のリーク電流 値のパラツキが大きいという問題があった。

【0007】本発明は、かかる事情に鑑みてなされたも 化によって熱酸化膜を形成する工程とを有し、前記ゲー 10 のであり、熱酸化法及びCVD法の組み合わせによって 夫々の短所を補い合い、耐圧性が良好で、リーク電流値 のバラツキが少ないゲート酸化膜を有し、またフィール ド反転電圧が低下しない電界効果型トランジスタ及びそ の製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】本発明に係る電界効果型 トランジスタは、半導体基板とゲート電極との間にゲー ト酸化膜を有する電界効果型トランジスタにおいて、前 記ゲート酸化膜が、熱酸化膜とCVD酸化膜とからなる

【0009】本発明に係る電界効果型トランジスタの製 造方法は、半導体基板とゲート電極との間にゲート酸化 膜を有する電界効果型トランジスタの製造方法におい て、CVD法によってCVD酸化膜を形成する工程と、 熱酸化によって熱酸化膜を形成する工程とを有し、前記 ゲート酸化膜が前記CVD酸化膜と前記熱酸化膜とから なることを特徴とする。

[0010]

【作用】本発明の電界効果型トランジスタ及びその製造 成されるため、シリコン基板13中に存在する欠陥が膜中 30 方法では、CVD法によってCVD酸化膜を形成し、熱 酸化法によって熱酸化膜を形成して、CVD酸化膜及び 熱酸化膜でゲート酸化膜を構成している。CVD酸化膜 は耐圧性は優れているがリーク電流値が大きく、その値 はウエハ面内の多数の電界効果型トランジスタでパラツ キを生じる。そして熱酸化膜はその逆であり、リーク電 流値は小さいが耐圧性は劣る。このCVD酸化膜と熱酸 化膜とでゲート酸化膜を形成することにより、夫々の酸 化膜だけをゲート電極とする場合よりも膜厚が夫々薄く なる。これにより、ゲート酸化膜中の熱酸化膜の割合が 酸化膜表面にゲート酸化膜が形成されてもフィールド酸 40 低くなるため、ゲート酸化膜中に取り込まれる基板の欠 陥が少なくなり、ゲート酸化膜の耐圧性は向上する。ま た、ゲート酸化膜中のCVD酸化膜の割合も低くなり、 電界効果型トランジスタ毎のリーク電流値のバラツキが 小さくなる。

> 【0011】さらに、フィールド酸化膜上にCVD酸化 膜が堆積されるので、フィールド酸化膜領域の絶縁膜厚 が減少することがなく、フィールド反転電圧が低下しな

[0012]

【実施例】以下、本発明をその実施例を示す図面に基づ

き具体的に説明する。図1~図5は、本発明方法による 製造段階におけるMOSFETの模式的断面図である。 図1に示すように、p型のシリコン基板3上にLOCO S法により素子分離膜であるフィールド酸化膜1,1を 形成する。次に図2に示すように、CVD法により、シ リコン基板3及びフィールド酸化膜1、1上に、CVD 酸化膜2a を形成する。CVD酸化膜2a は 125Aの膜 厚に堆積させる。このときCVD法の条件は、反応ガス にモノシラン (SiHa) 及び亜酸化窒素 (N2O) を 用い、SiHaは65sccm, Na Oは3250sccmの流量で、 温度は850 ℃、圧力は0.35Torrで行い、CVD酸化膜2 a の成長速度は20Å/ min である。

【0013】次に熱酸化を行う。図3に示すように、熱 酸化により酸素はCVD酸化膜2a中に拡散され、シリ コン基板/CVD酸化膜界面でSiと反応し、シリコン 基板3とCVD酸化膜2a との間に 125人の膜厚で熱酸 化膜2b を形成する。このCVD酸化膜2a 及び熱酸化 膜2b で 250Aのゲート酸化膜2を構成している。

【0014】そして、図4に示すように、CVD法によ チングを行ってゲート電極5を形成し、図5に示すよう に、ゲート電板5の周囲直下のシリコン基板3にP又は Asをイオン注入して、n型拡散領域4.4を形成し、 MOSFETが作成される。

【0015】上述の如き方法で、ゲート酸化膜2の膜厚 に対するCVD酸化膜2aの膜厚の比率を変化させて、 図4に示すMOSキャパシタを製造し、これらについて ゲート酸化膜2における耐圧良品率、及びリーク電流値 を測定した。この結果を図6、図7に示す。

良品率を示すグラフであり、横軸はゲート酸化膜の膜厚 に対するCVD酸化膜2aの膜厚の比率を示し、縦軸は 8 M V / cm以上の絶縁破壊電界を示したMOSキャパシ タの割合を示す。グラフより明らかなように、ゲート電 極の全てがCVD酸化膜2aで形成されている場合は、 耐圧良品率は95%以上であり、ゲート電極の全てが熱酸 化膜 2 b である場合には、耐圧良品率は40%以下であ る。CVD酸化膜2aの膜厚の比率が高いほど耐圧良品 率は大きく、本実施例のCVD酸化膜2a の膜厚の比率 上であることが判る。

【0017】図7は、250Aの膜厚のゲート酸化膜のリ 一ク電流値を示すグラフであり、ウエハ面内に形成され た 178個のMOSキャパシタについて測定したものであ る。横軸はゲート酸化膜の膜厚に対するCVD酸化膜2 a の膜厚の比率を示し、縦軸は8MV/cmの電界を印加 した場合のリーク電流値を示している。グラフより明ら かなように、ゲート電極の全てがCVD酸化膜2aで形 成されている場合は、リーク電流は略10-1Aから略8×

の全てが熱酸化膜2b である場合には、リーク電流値は 非常に小さい値であり、またバラツキも小さい。熱酸化 膜2b の膜厚の比率が小さいほどリーク電流値は小さ く、バラツキも小さくなる。本実施例の、CVD酸化膜 2a の膜厚の比率が53%以上のMOSキャパシタのリー ク電流値は、略10-1Aから略8×10-3Aまでの範囲であ り、バラツキが小さくなっていることが判る。

【0018】次に、本発明に係る、他の製造方法により 作成されたMOSFETの、耐圧性及び熱安定性を測定 10 し、以下に説明する。p型のシリコン基板上にフィール ド酸化膜を形成し、熱酸化を行って熱酸化膜を形成す る。その後、CVD法により前記熱酸化膜上にCVD酸 化膜を形成し、該CVD酸化膜上にゲート電極を形成す る。このとき、、熱酸化及びCVD法の夫々の条件は、上 述した実施例と同様である。そして、ゲート電極の両側 直下のシリコン基板にイオン注入を行ってn型拡散領域 を形成し、前記熱酸化膜及びCVD酸化膜をゲート酸化 膜とするMOSFETが作成される。

【0019】以上の如き方法にて、ゲート酸化膜の膜厚 りCVD酸化膜2a 上にポリシリコン層を堆積し、エッ 20 に対するCVD酸化膜の膜厚の比率を変化させて、n型 拡散領域を形成する直前のMOSキャパシタを作成し、 これらについてゲート酸化膜における耐圧良品率、及び リーク電流値を測定した。この結果を図8、図9に示

【0020】図8は、250Aの膜厚のゲート酸化膜耐圧 良品率を示すグラフであり、横軸はゲート酸化膜の膜厚 に対するCVD酸化膜の膜厚の比率を示し、縦軸は8M V/cm以上の絶縁破壊電界を示したMOSキャパシタの 割合を示す。グラフより明らかなように、CVD酸化膜 【0016】図6は、 250Aの膜厚のゲート酸化膜耐圧 30 の膜厚の比率が高いほど耐圧良品率は大きく、本実施例 のCVD酸化膜の膜厚の比率が24%以上のMOSキャバ シタの耐圧良品率は略80%以上であることが判る。

【0021】図9は、250Aの膜厚のゲート酸化膜のリ ーク電流値を示すグラフであり、ウエハ面内に形成され た 178個のMOSキャパシタについて測定したもので ある。横軸はゲート酸化膜の膜厚に対するCVD酸化膜 の膜厚の比率を示し、縦軸は8MV/cmの電界を印加し た場合のリーク電流値を示している。グラフより明らか なように、熱酸化膜の膜厚の比率が小さいほどリーク電 が53%以上のMOSキャバシタの耐圧良品率は略80%以 40 流値のバラツキが小さい。本実施例のCVD酸化膜の膜 厚の比率が24%以上のMOSキャパシタはリーク電流の バラツキが小さくなっていることが判る。

> 【0022】このように、本発明方法により形成された ゲート酸化膜は、CVD酸化膜の耐圧性が良好であるこ と、及び熱酸化膜のリーク電流値のバラツキが小さいこ とを合わせもった性質であることがわかる。

【0023】次に、上述した如くCVD酸化膜を形成し た後に熱酸化膜を形成したゲート酸化膜、また、熱酸化 膜を形成した後にCVD酸化膜を形成したゲート酸化膜 10°3 Aまでの範囲でパラツキが生じており、ゲート電極 50 を、夫々、ゲート酸化膜の膜厚に対するCVD酸化膜の

膜厚の比率を変化させて形成し、これらについてフラッ トバンド電圧シフト量を測定した。この結果を以下に示 寸。

【0024】図10,図11は、ゲート酸化膜のフラッ トバンド電圧シフト量の注入キャリア量依存性を示した グラフである。縦軸はフラットバンド電圧シフト量を表 し、横軸は注入キャリア量を表している。フラットパン ド電圧シフト量ムVinは、キャリア注入前のフラットバ ンド電圧から注入後のフラットバンド電圧を差分して求 めたものである。図10はCVD法を行った後、熱酸化 10 酸化膜22aを形成する。CVD酸化膜22aは 100nm を行って酸化膜を形成した場合を示し、図11は熱酸化 を行った後、CVD法を行って酸化膜を形成した場合を 示している。夫々の図では、酸化膜の総厚みに対するC VD酸化膜の厚みの比を異ならせて測定した結果を示し ている。図10、図11において、フラットバンド電圧 シフト量△Ⅴnは、-●-で示される熱酸化膜のみで形 成されたゲート酸化膜が最も大きく、一○一のCVD酸 化膜のみで形成されたゲート酸化膜が、熱酸化膜のみの ゲート酸化膜のほぼ2分の1である。そして、CVD膜 が約80% (- △ -), 50% (- □ -)のゲート酸化膜 20 は、CVD酸化膜のみのものよりもフラットパンド電圧 シフト量ΔVnが小さく、また、熱酸化を先に行った図 11に示す場合において、CVD膜が約25% (-▽-) のゲート酸化膜は、CVD酸化膜のみで形成されたもの よりも小さくなっている。

【0025】このようなフラットパンド電圧Vはのシフ トは、チャネルにキャリアが注入されることにより酸化 膜及びシリコン界面に異常正電荷が発生するために生 じ、熱酸化のみ、及びCVD酸化膜のみで形成されたゲ ート酸化膜では、このフラットパンド電圧シフト量ΔV 30 が作成される。 raが大きい。上述のように、CVD法を行った後に熱酸 化を行う方法では、総ゲート酸化膜に対するCVD酸化 膜の比率が30~99%の範囲で、フラットパンド電圧V:。 シフト量を低減でき、また、熱酸化を行った後にCVD 法を行う方法では、総ゲート酸化膜に対するCVD酸化 膜の比率が1~99%の範囲でフラットバンド電圧V1.シ フト量を低減できることが判る。

【0026】また、図12は、ゲート酸化膜中のCVD 酸化膜厚率とフラットバンド電圧のシフト量ΔVnとの ト量AVnは、キャリア注入前のフラットパンド電圧か らキャリア (6.0×10-2 C/cm2) 注入後のフラットバ ンド電圧の差分を求めている。縦軸はフラットバンド電 圧シフト量 Δ V₁,を表し、横軸はゲート酸化膜中のC V D酸化膜率を表している。グラフから、CVD酸化膜の 比率が大きくなる程フラットパンド電圧のシフト量AV 13が小さくなっており、CVD酸化膜のみで形成された ゲート酸化膜では、逆にフラットパンド電圧のシフト量 ΔV_1 が大きくなっていることが判る。これにより、C VD酸化膜及び熱酸化膜で形成されたゲート酸化膜は、

CVD酸化膜の比率を高く形成する程フラットバンド電 圧のシフト量AViiが小さく、キャリア注入に対して安 定であると言える。

【0027】図13~図15は、本発明の他の実施例に よるMOSFETの製造段階における模式的断面図であ る。図13に示すように、p型のシリコン基板23上に LOCOS法により素子分離膜であるフィールド酸化膜 21, 21…を形成し、CVD法により、シリコン基板 23及びフィールド酸化膜21, 21, …上に、CVD の膜厚に堆積させる。

【0028】次に、図14に示すように、フォトレジス ト26をCVD酸化膜22a上に堆積し、低耐圧用MO SFETを形成する領域だけを閉口して、開口した領域 のCVD酸化膜22aを除去する。そして、フォトレジ スト26を除去し、図15に示すように、熱酸化を行っ てシリコン基板23及びCVD酸化膜22a界面に熱酸 化膜22bを形成する。熱酸化膜22bは20nmの膜厚で 成長させる。このようにして、低耐圧用MOSFETを 形成する領域には20mm程度の薄い膜厚のゲート酸化膜が 形成され、高耐圧用MOSFETを形成する領域には 1 00m程度の厚い膜厚のゲート酸化膜が形成される。

【0029】そして、高耐圧用MOSFETを形成する 領域のCVD酸化膜22a hにポリシリコンからなるゲ ート電極25aを形成し、低耐圧用MOSFETを形成 する領域の熱酸化膜22b上にポリシリコンからなるゲ ート電極25bを形成する。この後、ゲート電極25 a, 25bの周囲直下のシリコン基板23にP又はAs をイオン注入し、n型拡散領域を形成してMOSFET

【0030】以上の如く形成されたMOSFETは、同 一基板に低耐圧用のMOSFETと高耐圧用のMOSF ETとが形成されており、複数種類の電源電圧に対応で きる。また、高耐圧用のMOSFETの領域では、フィ ールド酸化膜21の膜減り分がCVD酸化膜22aで補 われており、素子間分離性能を低下させない。

[0031]

【発明の効果】以上のように、本発明の電界効果型トラ ンジスタ及びその製造方法においては、CVD法によっ 関係を示したグラフである。フラットバンド電圧のシフ 40 てCVD酸化膜を形成する工程と、熱酸化法によって熱 酸化膜を形成する工程とにより形成されたこれらの酸化 膜をゲート酸化膜とすることで、夫々の酸化膜の短所を 補い合い、耐圧性が良好で、リーク電流値のバラツキが 少ないゲート酸化膜を有し、また、フィールド反転電圧 が低下しない等、本発明は優れた効果を奏する。

【図面の簡単な説明】

【図1】本発明方法による製造段階におけるMOSFE Tの模式的断面図である。

【図2】本発明方法による製造段階におけるMOSFE 50 Tの模式的断面図である。

【図3】本発明方法による製造段階におけるMOSFE Tの模式的断面図である。

【図4】本発明方法による製造段階におけるMOSFE Tの模式的断面図である。

【図5】本発明方法による製造段階におけるMOSFE Tの模式的断面図である。

【図6】本発明に係るMOSキャパシタンスのゲート酸 化膜耐圧良品率を示すグラフである。

【図7】本発明に係るMOSキャパシタのゲート酸化膜のリーク電流値を示すグラフである。

【図8】本発明に係るMOSキャパシタのゲート酸化膜 耐圧良品率を示すグラフである。

【図9】本発明に係るMOSキャパシタのゲート酸化膜のリーク電流値を示すグラフである。

【図10】本発明に係るMOSキャパシタのゲート酸化 膜のフラットパンドシフト量の注入キャリア量依存性を 示すグラフである。

【図11】本発明に係るMOSキャバシタのゲート酸化 膜のフラットバンドシフト量の注入キャリア量依存性を 示すグラフである。 【図12】本発明に係るM〇Sキャパシタのゲート酸化 膜のCVD酸化膜厚率とフラットバンドシフト量との関 係を示すグラフである。

【図13】本発明方法による製造段階におけるMOSF ETの模式的断面図である。


【図14】本発明方法による製造段階におけるMOSF ETの模式的断面図である。


【図15】本発明方法による製造段階におけるMOSF ETの模式的断面図である。


10 【図16】従来のMOSFETの構造を示す模式的断面 図である。


【符号の説明】


- 1, 21 フィールド酸化膜
- 2, ゲート酸化膜
- 2a, 22a CVD酸化膜
- 2b, 22b 熱酸化膜
- 3, 23 シリコン基板
- 4 n型拡散領域
- 5, 25a, 25b ゲート電極
- 20 26 フォトレジスト













【図11】







[図12]



[図13]



【図14】



-213-

(8)

特開平6-140627

【図15】

